Verification platform for emulation of HDL designs using FPGAs

Verification platform for emulation of HDL designs using FPGAs awarded

Auftraggeber

Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e. V.

Veroeffentlicht

17.04.2025

Frist

-

Laufzeit

-

Geschaetzter Wert

-

Land

DE

IT-Relevanz

★★★★☆ (4/5)

Hardware-Relevanz

★★★☆☆ (3/5)

Gewinner

Unbekannt

Vertragstyp

Unbekannt

Region (NUTS)

Dresden, Kreisfreie Stadt

CPV-Codes

Gateway-Softwarepaket Computeranlagen und Zubehör

Quelle

ted_europa | Originalquelle ↗

Notice ID

252662-2025

Delivery of a FPGA-based verification platform consisting of a central FPGA platform, casing, software and support

Keine Hersteller zugeordnet. Hersteller bei den Losen hinzufügen.

Los	Titel	Auftragnehmer	Hersteller	Schaetzwert	Vergabewert
1	Verification platform for emulation of HDL designs using FPGAs			—	—